## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

# 特開平5-265867

(43)公開日 平成5年(1993)10月15日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

技術表示箇所

G 0 6 F 12/14

3 2 0 C 9293-5B

15/78 5 1 0

510 K 7530-5L

審査請求 未請求 請求項の数2(全 7 頁)

(21)出願番号

特願平4-64424

(22)出願日

平成 4年(1992) 3月23日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 岡本 渉

東京都港区芝五丁目7番1号日本電気株式

会社内

(74)代理人 弁理士 京本 直樹 (外2名)


# (54) 【発明の名称】 シングルチップマイクロコンピュータ

#### (57) 【要約】

【目的】外部からパスワードを入力することによりテストモードを許可し、内蔵PROM格納データを保護する。

【構成】テストモードを許可する回路を、スクランブル回路21,比較回路22,カウンタ24,セレクタ20で構成し、外部よりシリアルに信号18によりパスワードを入力すると共に、スクランブル回路21の出力をアドレスとして内蔵PROM5からデータをリードしセレクタ20を介して1ビット単位にて比較する。また、カウンタ24にて比較回数を計数し、一定回数に達すると比較を停止させる。比較回路22はPROMの格納データと外部からの入力パスワードを比較し、一致する場合のみ信号9を出力してテストモードを許可する。

【効果】内蔵PROMに格納した秘匿性の高いデータへのアクセスが困難となり、悪用される危険も小さくなる。



#### 【特許請求の範囲】

【請求項1】 単一半導体基板上に中央処理装置,記憶 部、周辺部およびプログラマブルROM(以下PROM という)を集積し、このPROMに対しテスト機能を内 蔵したシングルチップマイクロコンピュータにおいて、 テスト時にクロックを計数するカウンタと、このカウン タの出力アドレスを入替え反転しアドレス信号として出 力するスクランブル回路と、前記アドレス信号に対応し た前記PROMのデータを前記カウンタの出力により選 択するセレクタと、このセレクタの出力と外部から入力 したデータ値を比較する比較回路とから構成されるテス ト回路を付加し、外部から入力した値と前記PROMの 格納値とが等しい場合のみ外部から前記PROMへのア クセスを可能とするようにしたことを特徴とするシング ルチップマイクロコンピュータ。

【請求項2】 テスト回路が、PROMの格納値に対す るアドレス指定を、このPROMに格納したデータによ り行なうものである請求項1記載のシングルチップマイ クロコンピュータ。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、単一半導体基板上にメ モリ機能及びコンピュータ機能を集積したシングルチッ プマイクロコンピュータに関し、特に内蔵PROMに格 納した値に対応したデータを外部から入力した場合のみ テスト可能としたシングルチップマイクロコンピュータ に関する。

#### [0002]

【従来の技術】近年、LSI製造技術の進歩によりシン グルチップマイクロコンピュータ(以下シングルチップ マイコンという) の分野においても高集積化が進み、単 位機能当たりのコストの低下も著しくなってきている。

【0003】従来、銀行などの金融機関においては磁気 カードが主に使用されてきたが、磁気カードは記憶容量 が少なく、またセキュリティの面で問題があり、最近で は不正使用、偽造など多くの犯罪が頻発し、大きな社会 問題となっている。そこでこの磁気カードに代るものと して、シングルチップマイコンを搭載したICカードが 登場し、国内外において実用化に向けて大規模な実験が 進んでいる。このICカードは磁気カードに比べて記憶 40 容量も数段大きく、またカード内にコンピュータ機能を 内蔵しているのでセキュリティの面でも格段の信頼度が ある。

【0004】一般にシングルチップマイコンを搭載した ICカードにおいては、データメモリの大部分にUVE PROM (Ultra-Violet Erasabl eProgrammable ROM) またはEEPR OM (Electrical Erasable Pr ogrammable ROM) を使用しており (以下

のデータメモリをいくつかの領域に分割しそのアクセス を管理している。

【0005】銀行などの金融機関の発行するキャッシュ カード、クレジットカードとしてICカードを使用する 場合、この分割されたデータメモリの一部をシークレッ ト・ゾーン (Secret Zone) と呼び、銀行の 口座番号, IDナンバー, シークレットナンバーなど機 密性の高いデータを格納するのに使用している。このシ ークレット・ゾーンは I Cカードの不正使用、偽造を防 止する上で重要な部分であって、使用時にはソフトウエ アによりその領域に対するアクセスを管理し、特別な場 合だけ前記領域に対しアクセスできるようになってい る。ところが、テストモード時には、容易に外部より内 蔵PROMの全領域に直接アクセスが可能であり、シー クレット・ゾーン内の値を読み出して悪用したり、故意 に変更することが可能であった。

【0006】図6はこの種のシングルチップマイコンの 一例のブロック図である。図6において、メモリ部3は ユーザプログラム格納及びデータの格納に用いる読出し 20 専用または、読出し書込ともに可能なメモリ、内部バス 4はアドレス及びデータを時分割に転送するバス、内部 バス8は、テストモード時に、外部端子10を介して内 部バス4にアドレス及びデータを転送する際に用いる時 分割バスである。

【0007】中央処理装置(以下CPUという)2は、 メモリ部3に格納したプログラムに従って、データ処理 を行なう。周辺部6は、チップ外部との通信を行なうた めのポート等から構成され、内部バス4を介して入力し たデータを外部端子26に出力し、外部端子26からデ ータを入力し、内部バス4に出力する機能を持つ。PR OM5は、データメモリとしてUVEPROMまたEE PROMから構成され、メモリ内にシークレット・ゾー ン25を設け、カードの I Dナンバー、シークレットナ ンバー、口座番号等を格納しており、CPUの命令によ り読出し及び書込みを行なう。このシークレット・ゾー ン25へのアクセス管理は、ユーザがソフトウエアによ り行なっている。。

【0008】端子15は、テストモード時に「1」とす る外部入力端子であり、この時インバータ7の出力が0 となるため内部バス4にはPROM5のみ接続され、P ROM5へのアクセスがチップ外部より直接可能とな る。端子10は、内部バス8を介してアドレス及びデー タを外部に入出力する端子であり、内部バス4に接続さ れ、端子12はCPU2の出力するCPUクロック11 を出力する端子、端子13はCPU2をリセットする端 子で、「1」の時リセット信号14が「1」となりCP U2をリセットする。

【0009】次にテスト時の動作を説明する。端子13 を「1」のまま端子15を「1」とし、端子13をCP UVEPROM、EEPROMをPROMという)、そ 50 Uクロック11の立下りに同期して0とする。この時、

3

テスト信号9は「1」となりインバータ7の出力は 「0」となるのでCPU2、メモリ部3、周辺部6は内 部バス4から電気的に切離される。従って、内部バス4 に接続されているのはPROM5のみとなる。この状態 で外部端子10、内部バス8を介してアドレス及びデー タをPROM5に入力し、データの読出し及び書込みを 行なう。この時、シークレットゾーン25のアドレスを 入力すれば容易にゾーン内データにアクセス可能であ る。従って、データリード及びライトが容易に行なえる こととなる。

【0010】以上述べたように従来のシングルチップマイコンにおいては、秘匿データを格納するシークレット・ゾーンに対するアクセス管理をすべてユーザーのソフトウエアにより行なっている。このようなシングルチップマイコンをカードに搭載した場合、テストモードを使用することにより、シークレット・ゾーンに対し不当なデータアクセスを行なうことが可能である。さらにデータメモリに電気消去型読み出し専用メモリ(EEPROM)が使用されている場合には、書込み命令が実行されるとPROM内部で自動的に書込み用の電圧が生成されるので、シークレット・ゾーンに対し、不当な書込みが容易に行なうことが可能である。

#### [0011]

【発明が解決しようとする課題】上述したように従来のデータメモリにおいて、アクセス保護の領域であるシークレット・ゾーンへのアクセスを管理しているシングルチップマイコンにおいては、内蔵PROMへのアクセス管理をすべてソフトウエアによって行なっているので、テストモード時に容易にアクセス可能であり、不正なアクセスが行われてシークレット・ゾーン内のデータが悪用されたり、また故意にデータが書き換えられる危険性が在るという欠点が存在した。

【0012】本発明の目的は、簡単なテスト回路を付加することにより、テストモード時の不当なアクセスを排除し、より確実なセキュリテイが容易に得られるようにしたシングルチップマイコンを提供することにある。

## [0013]

【課題を解決するための手段】本発明の構成は、単一半 導体基板上に中央処理装置、記憶部、周辺部およびプログラマブルROM(以下PROMという)を集積し、こ 40 のPROMに対しテスト機能を内蔵したシングルチップマイクロコンピュータにおいて、テスト時にクロックを 計数するカウンタと、このカウンタの出力アドレスを入 替え反転しアドレス信号として出力するスクランブル回 路と、前記アドレス信号に対応した前記PROMのデータを前記カウンタの出力により選択するセレクタと、このセレクタの出力と外部から入力したデータ値を比較する比較回路とから構成されるテスト回路を付加し、外部から入力した値と前記PROMの格納値とが等しい場合のみ外部から前記PROMへのアクセスを可能とするよ 50 うにしたことを特徴とする。

# [0014]

【実施例】図1(a),(b)は本発明の第1の実施例のシングルチップマイコンのブロック図およびそのテスト回路17のブロック図である。本実施例においては、新たに追加したテスト回路17以外の構成要素は、図6の従来例と相違がない。従ってテスト回路17を中心に説明する。

【0015】図において、テスト回路17は、CPUの出力するクロック信号11に同期して外部端子19よりシリアルにデータを入力し、PROM5内のシークレットゾーン25に格納した値と外部より入力した、ビットシリアルデータ値を比較して、一致する場合のみテストモードを許可する機能を有する。

【0016】本実施例のテスト回路17は、図1(b)のように、ラッチ回路23,スクランブル回路21,比較回路22,カウンタ24,2入力ANDゲート52から構成される。スクランブル回路21は、カウンタ24の出力するPROMアドレス48をスクランブルし、PROM5に対しアドレス信号46を出力する。セレクタ20は、カウンタ24の出力するセレクト信号47に従って、入力データから1ビットをセレクトし比較回路22に対して出力する。比較回路22は、セレクタ20の出力と、外部からの入力データ18を比較し、一致した時に「1」を、一致しない時は「0」をラッチ回路23に対して出力する。

【0017】カウンタ24は、リセット信号14の立下 りに同期してカウントデータをロードし、基本クロック 11の立上りに同期し、テストモード信号16が「1」 で、リセット信号14が「0」の時のみ、CPUクロッ ク11をダウンカウントする。ラッチ回路23は、カウ ンタ24の出力するカウント信号49の立下り同期で比 較回路22の出力をラッチし、ANDゲート52に対し て出力する。また、リセット信号14が「1」の時 「0」にクリアされる。ラッチ回路23は、リセット信 号14が「0」の時「1」をラッチ後「0」をラッチす ると、以後リセット信号14が再度「1」になるまで 「0」を保持する。ANDゲート52は、ラッチ回路2 3の出力とカウンタ24の出力する制御信号51を入力 とし、AND出力をテスト信号9として出力する。 【0018】以下、テスト回路17の動作を図2のタイ ミング図を用いて説明する。まず、リセット信号14を

ミング図を用いて説明する。まず、リセット信号14を「1」のままテストモード信号16を「0」としておく。次に、テスト信号モード16を「1」とし、リセット信号14をCPUクロック11の立下りに同期して「0」とする。この時、リセット信号14の立下りでラッチ回路23はクリアされる。またカウンタ24は、内蔵のダウンカウンタ及びラッチに初期値をロードする。以下、ダウンカウンタへのロードを「7」、ラッチへのロード値を「3」として説明する。

【0019】 CPUクロック11の立上りに同期して外 部端子19よりシリアルに8ビットデータを入力する。 この時、カウンタ24は、CPUクロック11の立上り に同期して8回カウントする。さらに、カウンタ24の ダウンカウンタへの格納値及びラッチの格納値を、各々 3ビットのセレクト信号47及び3ビットのPROMア ドレスとして出力する。スクランブル回路21は、3ビ ットのPROMアドレス48をスクランブル(アドレス 信号の入替え反転等) し、3ビットのアドレス信号46 としてPROM5に対し出力する。カウンタ24内のダ ウンカウンタは、8回カウント動作後、制御信号51を 「1」にして停止する。

【0020】比較回路22は、セレクタ20の出力する 値と外部から入力する信号18の値が同一の場合「1」 をラッチ回路23に対し出力する。また、同一でない場 合「0」を出力する。セレクタ20は、アドレス信号4 6にてアドレスしたPROM5の格納データであるデー タ信号45に対し、カウンタ24の出力するセレクト信 号47で指定する1ビットを選択して出力する。

【0021】従って、本実施例のテスト回路17におい ては、カウンタ24がダウンカウントしながら出力する セレクト信号47にて選択したPROM5内のデータで あるデータ信号45の1ビットと外部からの入力データ である信号18を、ビット単位に比較し結果をラッチ回 路23にラッチする。そしてダウンカウンタへのロード 値にて指定されるビット数(ここでは8)だけ比較し、 全ビットが一致した場合のみラッチ回路23の最終値は 「1」となる。また、カウンタ24はダウンカウントを 終了すると制御信号51に「1」を出力するため、AN Dゲート52はテスト信号9に「1」を出力し、テスト モードを許可する。

【0022】この比較が、たとえ1ビットでも一致しな い場合は、ラッチ回路23の最終値は0となり、テスト 信号9が「0」だからテストモードは禁止される。従っ て、カウンタ24内のダウンカウンタへのロード値+1 で指定されるビットのパスワードを外部から入力し、P ROM5に内蔵したデータと一致した場合のみテストモ ードが許可されるため、従来に比べ不正にテストモード を実現することが困難である。さらに、パスワードのビ ットサイズも可変であり、かつPROM内のパスワード 40 格納値に対するアドレスもスクランブルしてあるので、 テストモードによる内蔵PROMへの不正なアクセスは ますます困難となる。

【0023】図3は図1のカウンタ24の構成を示すブ ロック図である。このカウンタ24は、定数発生回路4 3, 4ビットのダウンカウンタ41, ANDゲート4 4、3ビットラッチ42から構成される。リセット信号 14が「1」の時、ダウンカウンタ41はクリアされ て、動作を停止し、ラッチ42もクリアされる。リセッ ト信号14が「0」になると、立下り同期にて定数発生 50

回路43の出力をラッチ42及びダウンカウンタ41の 下位3ビットにロードする。また、テストモード信号1 6が「1」のためダウンカウンタ41はANDゲート4 4の出力の立上りに同期してカウントダウンし、かつラ ッチ42の格納値をPROMアドレス47として出力す る。また、ダウンカウンタ41はダウンカウントしなが らカウンタの下位3ビットの内容をセレクト信号48と して出力し、カウンタの動作クロックをカウント信号4 9として出力する。

【0024】以下、ダウンカウンタ41へのロード値を 7として説明する。ダウンカウンタ41は、8回ダウン カウントすると第1~第4ビットが「1」となるため、 ANDゲート44の出力も「0」となり、ダウンカウン タ41はカウント動作を停止する。この時、セレクト信 号48は7~0まで8パタン出力される。従って、デー タ信号45の全てのビットに対応してセレクト信号48 が出力される。

【0025】本実施例においては、簡単なハードウエア から構成されるテスト回路17を付加することにより、 第三者によるテストモードの実現が容易でなくなり、シ ークレット・ゾーン25内のデータに対する不当なアク セスやデータの消失を防ぐことができ、高度なフェール ・セーフが実現される。

【0026】図4及び図5は本発明における第2の実施 例のシングルチップマイクロコンピュータのテスト回路 のブロック図及び図4のカウンタのブロック図である。 図4のプロック図は図1に対しPROM5からカウンタ 24aへのパスが設けられている点でのみ相違してい る。従って、カウンタ24aの構成及び動作についての み述べる。

【0027】本実施例のシングルチップマイコンのカウ ンタ24aは、図1のカウンタ24に対して、ダウンカ ウンタ41及びラッチ42においてPROM5に内蔵し た値を初期ロード値として指定する点で相違する。

【0028】このカウンタ24aは、アドレス「0」の スクランブル値に対応してPROM25より初期値をラ ッチ42、ダウンカウンタ41にロード後、ダウンカウ ント動作を行なう。すなわち、第1の実施例と異なり、 定数発生回路43の発生するロード値に代って、リセッ ト信号14をハイからロウに変化した時、クリアされた ラッチ42の格納値「0」をスクランブル回路21にて スクランブル後アドレス信号46にてアドレス指定し、 PROM5からリードしたデータ信号45をロード値と して、リセット信号14の立下りにてラッチ42にラッ チする。従って・アドレス「0」をスクランブルしたア ドレスに格納した値を変更することにより、パスワード の格納アドレスを変更可能であるため、第1の実施例に 対しよりセキュリテイが高くなる効果がある。

【0029】テスト回路17aは、ラッチ42で指定し たPROM5の格納データと外部からの入力データが一

7

致した場合のみテスト信号9を出力し、テストモードを 実現する。初期値をラッチ42、ダウンカウンタ41に ロードして以後の動作は第1の実施例と同様である。

#### [0030]

【発明の効果】以上説明したように本発明においては、 内蔵PROMに格納したデータと外部より入力したデータが一致する場合のみテストモードを許可するテスト回路を付加することにより、従来シークレット・ゾーンへのデータアクセスをテストモードの実現にて自由に行なっていた時に生じる不当なデータアクセスを禁止し、高 10 度なセキュリティを実現する効果がある。

### 【図面の簡単な説明】

【図1】 (a), (b) は本発明の第1の実施例におけるシングルチップマイクロコンピュータおよびそのテスト回路のブロック図。

【図2】図1のテスト回路の動作を説明するタイミング図。

【図3】図1の実施例のテスト回路内カウンタのブロック図。

【図4】本発明の第2の実施例におけるテスト回路のブ 20 ロック図。


【図5】図4のテスト回路内のカウンタのブロック図。

【図 6】従来のシングルチップマイクロコンピュータの一例のブロック図。

### 【符号の説明】

- 1, 1 a シングルチップマイクロコンピュータ
- 2 CPU
- 3 メモリ部

【図3】



4,8 内部バス

5 PROM

6 周辺部

7 インバータ

9 テスト信号

10, ~13, 15, 19, 26 外部端子

8

11 CPUクロック

14 リセット信号

16 テストモード信号

17,17a テスト回路

18 信号線

20 セレクタ

21 スクランブル回路

22 比較回路

23 ラッチ回路

24, 24a カウンタ

25 シークレットゾーン

41 ダウンカウンタ

42 ラッチ

43 定数発生回路

44, 52 ANDゲート

4.5 データ信号

46 アドレス信号


47 セレクト信号

48 PROMアドレス


49 カウント信号

51 制御信号

【図4】



【図1】



【図2】

